555 Timer IC är en av de vanligaste IC bland studenter och hobbyister. Det finns många applikationer av denna IC, som oftast används som vibratorer som ASTABLE MULTIVIBRATOR, MONOSTABLE MULTIVIBRATOR och BISTABLE MULTIVIBRATOR. Här hittar du några kretsar baserade på 5555 IC. Denna handledning behandlar olika aspekter av 555 Timer IC och förklarar hur den fungerar i detalj. Så låt oss först förstå vad som är stabila, monostabila och bistabila vibratorer.
ASTABIL MULTIVIBRATOR
Det betyder att det inte kommer att finnas någon stabil nivå vid utgången. Så produktionen kommer att svänga mellan hög och låg. Denna karaktär av instabil utgång används som klock- eller fyrkantvågsoutput för många applikationer.
MONOSTABIL MULTIVIBRATOR
Detta innebär att det kommer att finnas ett stabilt tillstånd och ett instabilt tillstånd. Det stabila tillståndet kan väljas antingen högt eller lågt av användaren. Om den stabila utgången väljs högt, försöker timern alltid att sätta hög på utdata. Så när ett avbrott ges, går timern lågt under en kort tid och eftersom lågtillståndet är instabilt går det till högt efter den tiden. Om det stabila tillståndet väljs lågt, går avbrottet med avbrott högt en kort stund innan det blir lågt.
BISTABEL MULTIVIBRATOR
Detta betyder att båda utgångstillstånden är stabila. Vid varje avbrott ändras utgången och förblir där. Till exempel anses produktionen vara hög nu med avbrott blir den låg och den förblir låg. Vid nästa avbrott går det högt.
Viktiga egenskaper hos 555 Timer IC
NE555 IC är en 8-stifts enhet. De viktiga elektriska egenskaperna hos timern är att den inte ska drivas över 15V, det betyder att källspänningen inte kan vara högre än 15V. För det andra kan vi inte dra mer än 100 mA från chipet. Om du inte följer dessa skulle IC brännas och skadas.
Arbetsförklaring
Timern består i grunden av två primära byggstenar och de är:
1.Komparatorer (två) eller två op-amp
2. en SR-flip-flop (ställ in reset flip-flop)
Som visas i figuren ovan finns det bara två viktiga komponenter i timern, de är komparator och flip-flop. Låt oss förstå vad som är komparatorer och flip flops.
Jämförelser: komparatorn är helt enkelt en enhet som jämför spänningarna vid ingångarna (inverterande (- VE) och icke-inverterande (+ VE) terminaler). Så beroende på skillnaden i den positiva terminalen och den negativa terminalen vid ingångsporten, bestäms komparatorns utgång.
Tänk till exempel att den positiva ingångsspänningen är + 5V och den negativa ingångsspänningen är + 3V. Skillnaden är 5-3 = + 2v. Eftersom skillnaden är positiv får vi den positiva toppspänningen vid utgången från komparatorn.
Till ett annat exempel, om positiv polspänning är + 3V och negativ ingångsspänning är + 5V. Skillnaden är + 3- + 5 = -2V, eftersom skillnadens ingångsspänning är negativ. Utgången från komparatorn kommer att vara negativ toppspänning.
Om du till exempel anser att den positiva ingångsterminalen är INGÅNG och den negativa ingångsterminalen som REFERENS som visas i figuren ovan. Så skillnaden i spänning mellan INPUT och REFERNCE är positiv, vi får en positiv effekt från komparatorn. Om skillnaden är negativ kommer vi att bli negativa eller malda vid komparatorns utgång.
Flip-Flop: Flip-flop är en minnescell, den kan lagra en bit data. I figuren kan vi se sanningstabellen för SR-flip-flop.
Det finns fyra tillstånd till en flip-flop för två ingångar; men vi behöver bara förstå två tillstånd av flip-flop för detta fall.
| S | R | F | Q '(Q bar) |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 |
Nu som visas i tabellen, för inställda och återställda ingångar får vi respektive utgångar. Om det finns en puls vid det inställda stiftet och en låg nivå vid återställning lagrar vippan värdet ett och sätter hög logik vid Q-terminalen. Detta tillstånd fortsätter tills återställningsstiftet får en puls medan inställningsstiftet har låg logik. Detta återställer vippan så att utgången Q blir låg och detta tillstånd fortsätter tills vippan är inställd igen.
På detta sätt lagrar flip-flop en bit data. Här är en annan sak Q och Q bar är alltid motsatta.
I en timer kombineras komparatorn och flip-flop.
Tänk på att 9V matas till timern på grund av den spänningsdelare som bildas av motståndsnätverket inuti timern som visas i blockschemat; det kommer att finnas spänning vid komparatorns stift. Så på grund av spänningsdelningsnätet kommer vi att ha + 6V vid komparatorns negativa terminal. Och + 3V vid den andra terminalens positiva terminal.
En annan sak är komparatorn en utgång är ansluten till återställningsstiftet på flip-flop, så det blir komparatorn en utgång hög från låg då flip-flop återställs. Och å andra sidan är den andra komparatorutgången ansluten till inställningsstiftet på flip-flop, så om den andra komparatorutgången blir hög från låg sätter flip-flop och lagrar EN.
Om vi nu observerar noggrant, för en spänning mindre än + 3V vid avtryckarstiftet (negativ ingång från andra komparatorn), går utgången från komparatorn låg från hög som tidigare diskuterats. Denna puls ställer in flip-flop och den lagrar ett värde.
Nu om vi applicerar en spänning högre än + 6V vid tröskelstiftet (positiv ingång från komparator en), går utgången från komparatorn från låg till hög. Denna puls återställer flip-flop och flip-flip store noll.
En annan sak händer vid återställning av flip-flop, när den återställs kopplas urladdningsstiftet till jord när Q1 slås på. Q1-transistorn slås på eftersom Qbar är hög vid återställning och är ansluten till Q1-basen.
I en stabil konfiguration urladdas kondensatorn som är ansluten här under denna tid och så kommer timern att bli låg under denna tid. I en stabil konfiguration laddas tiden under kondensatorn avtryckarens spänning är mindre än + 3V och så kommer flip-flop lagra en och produktionen blir hög.
I en otrolig konfiguration som visas i figur, Utsignalens frekvens beror på RA, RB-motstånd och kondensator C. Ekvationen ges som, Frekvens (F) = 1 / (tidsperiod) = 1,44 / ((RA + RB * 2) * C).
Här är RA, RB motståndsvärden och C är kapacitansvärde. Genom att sätta motstånds- och kapacitansvärdena i ovanstående ekvation får vi frekvensen för utgångs kvadratvåg.
Hög logisk tid ges som, TH = 0,693 * (RA + RB) * C
Låg nivå logik tid ges som, TL = 0,693 * RB * C
Driftsförhållandet för den utgående kvadratiska vågen ges som Duty Cycle = (RA + RB) / (RA + 2 * RB).
555 Timer Pin Diagram and Descriptions
Som det visas i figuren finns det åtta stift för en 555 Timer IC, nämligen
1. mark.
2. utlösare.
3. utgång.
4. Återställ.
5.Kontroll
6. tröskel.
7. lossa
8. Power eller Vcc
Stift 1. Mark: Denna stift har ingen speciell funktion än någonsin. Den är ansluten till marken som vanligt. För att timern ska fungera måste denna stift vara ansluten till jord.
Stift 8. Ström eller VCC: Denna stift har inte heller någon speciell funktion. Den är ansluten till positiv spänning. För att timern ska fungera måste denna stift anslutas till en positiv spänning i intervallet + 3,6 v till + 15 v.
Stift 4. Återställ: Som diskuterats tidigare finns det en flip-flop i timerchipet. Utgången från flip-flop styr chiputgången vid pin3 direkt.
Återställningsstiftet är direkt anslutet till MR (Master Reset) på vippan. Vid observation kan vi observera en liten cirkel vid flip-flops MR. Denna bubbla representerar stiftet MR (Master Reset) är aktivt LÅG utlösare. Det betyder att för flip-flop att återställa MR-stiftets spänning måste gå från HÖG till LÅG. Med denna steg ned-logik dras flip-flop knappast ner till LOW. Så produktionen går LÅG, oavsett stift.
Denna stift är ansluten till VCC så att flip-flop stoppar från hård återställning.
Stift 3. UTGÅNG: Stiftet har inte någon speciell funktion. Denna stift hämtas från PUSH-PULL-konfiguration bildad av transistorer.
Push pull-konfigurationen visas i figuren. Baserna på två transistorer är anslutna till flip-flop-utgång. Så när logik högt visas vid utgången av flip-flop, slås NPN-transistorn på och + V1 visas vid utgången. När logiken uppträdde vid utgången av flip-flop är LÅG, slås PNP-transistorn på och utgången dras ner till marken eller –V1 visas vid utgången.
Således hur push-pull-konfigurationen används för att få fyrkantig våg vid utgången genom styrlogik från flip-flop. Huvudsyftet med denna konfiguration är att få tillbaka lasten från flip-flop. Flip-flop kan naturligtvis inte leverera 100 mA vid utgången.
Tja tills nu diskuterade vi stift som inte förändrar produktionsförhållandet under något tillstånd. De återstående fyra stiften är speciella eftersom de bestämmer utgångstillståndet för timerchip, vi kommer att diskutera var och en av dem nu.
Stift 5. Kontrollstift: Styrstiftet är anslutet från den negativa ingångsstiftet på komparator ett.
Tänk i ett fall på att spänningen mellan VCC och GROUND är 9v. På grund av spänningsdelaren i chipet, som observerats i figur 3 på sidan 8, blir spänningen vid kontrollstiftet VCC * 2/3 (för VCC = 9, pin-spänning = 9 * 2/3 = 6V).
Funktionen för denna stift för att ge användaren direkt kontroll över första jämföraren. Som visas i figuren ovan matas utgången från komparator ett till återställningen av flip-flop. Vid denna stift kan vi sätta en annan spänning, säg om vi ansluter den till + 8v. Nu händer det att THRESHOLD-stiftets spänning måste nå + 8V för att återställa vippan och för att dra utgången.
I normalt fall kommer V-utgången att bli låg när kondensatorn laddas upp till 2 / 3VCC (+ 6V för 9V-matning). Nu eftersom vi sätter upp en annan spänning vid kontrollstiftet (komparator en negativ eller återställningskomparator).
Kondensatorn bör ladda tills dess spänning når kontrollspänningsspänningen. På grund av denna kraftkondensatorladdning ändras påslagningstiden och avstängningstiden för signalen. Så produktionen upplever en annan vändning på rivad ration.
Normalt dras denna stift ned med en kondensator. För att undvika oönskade störningar från arbetet.
Stift 2. TRIGGER: Triggerstift dras från den negativa ingången för komparator två. Utgången för komparator två är ansluten till SET-stiftet på flip-flop. Med komparatorn två utgångar hög får vi hög spänning vid timerutgången. Så vi kan säga att utlösarstiftet styr timerutgången.
Här är det som ska observeras att låg spänning vid avtryckaren tvingar utspänningen hög, eftersom den är vid inverterande ingång hos andra komparatorn. Spänningen vid avtryckarstiftet måste gå under VCC * 1/3 (med VCC 9v som antagit, VCC * (1/3) = 9 * (1/3) = 3V). Så spänningen vid avtryckarstiftet måste gå under 3V (för en 9v-matning) för att utgången från timern ska bli hög.
Om denna stift är ansluten till jord kommer utgången alltid att vara hög.
Stift 6. TRÖSEL: Tröskelstiftets spänning avgör när vippan ska återställas i timern. Tröskelstiftet hämtas från positiv ingång från komparator1.
Här bestämmer spänningsskillnaden mellan THRESOLD-stift och CONTROL-stift komparator 2-utgången och så återställningslogiken. Om spänningsskillnaden är positiv återställs vippan och utgången blir låg. Om skillnaden i negativ bestämmer logiken vid SET-stift utgången.
Om manöverstiftet är öppet. Då kommer en spänning som är lika med eller större än VCC * (2/3) (dvs. 6V för en 9V matning) återställer vippan. Så produktionen blir låg.
Så vi kan dra slutsatsen att THRESHOLD-stiftets spänning avgör när utgången ska bli låg, när kontrollstiftet är öppet.
Stift 7. UTLADNING: Denna stift dras från transistorns öppna kollektor. Eftersom transistorn (på vilken urladdningsstiftet togs, Q1) fick basen ansluten till Qbar. När utloppet blir lågt eller vippan återställs dras utloppsstiftet till marken. Eftersom Qbar kommer att vara hög när Q är låg, så blir transistorn Q1 PÅ när basen för transistorn fick ström.
Denna stift laddar vanligtvis ut kondensator i ASTABLE-konfiguration, så namnet DISCHARGE.