- D Flip-flop:
- Komponenter som krävs:
- D Flip-Flop Circuit Diagram och förklaring:
- Praktisk demonstration av D Flip-Flop:
Termen digital inom elektronik representerar datagenerering, bearbetning eller lagring i form av två tillstånd. De två tillstånden kan representeras som HÖG eller LÅG, positiv eller icke-positiv, inställning eller återställning som i slutändan är binär. Det höga är 1 och lågt är 0 och därmed uttrycks den digitala tekniken som serier av 0 och 1. Ett exempel är 011010 där varje term representerar ett individuellt tillstånd. Således görs denna spärrprocess i hårdvara med användning av vissa komponenter som spärr eller flip-flop, multiplexer, demultiplexer, kodare, avkodare och etc som gemensamt kallas sekventiella logiska kretsar.
Så vi ska diskutera om Flip-flops, även kallade spärrar. Spärrarna kan också förstås som bistabil multivibrator som två stabila tillstånd. Generellt kan dessa spärrkretsar vara antingen aktiva-höga eller aktiva-låga och de kan utlösas av HÖG- eller LÅG-signaler.
De vanligaste typerna av flip-flops är,
- RS Flip-flop (RESET-SET)
- D Flip-flop (Data)
- JK Flip-flop (Jack-Kilby)
- T Flip-flop (växla)
Av ovanstående typer är endast JK- och D-flip-flops tillgängliga i den integrerade IC-formen och används också i stor utsträckning i de flesta applikationer. Här i den här artikeln kommer vi att diskutera om D-typ Flip Flop.
D Flip-flop:
D Flip-flops används också som en del av minneslagringselement och dataprocessorer. D flip-flop kan byggas med NAND gate eller med NOR gate. På grund av dess mångsidighet finns de som IC-paket. De viktigaste tillämpningarna av D-flip-flop är att införa fördröjning i tidkretsen, som en buffert, samplingsdata med specifika intervall. D flip-flop är enklare när det gäller ledningsanslutning jämfört med JK flip-flop. Här använder vi NAND-grindar för att visa D-vippan.
När klocksignalen är LÅG kommer ingången aldrig att påverka utgångstillståndet. Klockan måste vara hög för att ingångarna ska bli aktiva. Således är D flip-flop en kontrollerad Bi-stabil spärr där klocksignalen är styrsignalen. Återigen delas detta upp i positiv kantutlöst D-flip-flop och negativ kantutlöst D-flip-flop. Sålunda har utgången två stabila tillstånd baserat på ingångarna som har diskuterats nedan.
Sanningstabellen för D Flip-Flop:
|
Klocka |
INMATNING |
PRODUKTION |
|
|
D |
F |
Q ' |
|
|
LÅG |
x |
0 |
1 |
|
HÖG |
0 |
0 |
1 |
|
HÖG |
1 |
1 |
0 |
D (data) är ingångstillståndet för D-vippan. Q och Q 'representerar flip-flopens utgångstillstånd. Enligt tabellen ändras utgången dess tillstånd baserat på ingångarna. Men det viktiga att tänka på är att alla dessa endast kan inträffa i närvaro av klocksignalen. Detta fungerar precis som SR-flip-flop för enbart de gratis ingångarna.
Representation av D Flip-Flop med hjälp av Logic Gates:
|
INMATNING |
PRODUKTION |
|
|
Ingång 1 |
Ingång 2 |
Utgång 3 |
|
0 |
0 |
1 |
|
0 |
1 |
1 |
|
1 |
0 |
1 |
|
1 |
1 |
0 |
Således kan man jämföra NAND-grindens sanningstabell och tillämpa ingångarna enligt D flip-flop-sanningstabellen. Analysera ovanstående sammansättning som en trestegsstruktur med tanke på att tidigare tillstånd (Q ') är 0
när D = 1 och CLOCK = HÖG
Utgång: Q = 1, Q '= 0. Arbetet är korrekt.
PRESET och CLEAR:
D flip flop har ytterligare två ingångar, nämligen PRESET och CLEAR. En HÖG signal till CLEAR-stift gör att Q-utgången återställs som är 0. På samma sätt kommer en HÖG signal till PRESET-stift att få Q-utgången att ställa in som är 1. Därför förklarar själva namnet beskrivningen av stiften.
|
Klocka |
INMATNING |
PRODUKTION |
|||
|
FÖRINSTÄLLA |
KLAR |
D |
F |
Q ' |
|
|
X |
HÖG |
LÅG |
X |
1 |
0 |
|
X |
LÅG |
HÖG |
X |
0 |
1 |
|
X |
HÖG |
HÖG |
X |
1 |
1 |
|
HÖG |
LÅG |
LÅG |
0 |
0 |
1 |
|
HÖG |
LÅG |
LÅG |
1 |
1 |
0 |
IC-paket:
Den IC som används här är HEF4013BP (Dual D-typ flip-flop). Det är ett 14-stiftspaket som innehåller 2 individuella D-flip-flop i den. Nedan är stiftdiagrammet och motsvarande beskrivning av stiften.
|
STIFT |
PIN-beskrivning |
|
F |
Sann produktion |
|
Q ' |
Komplimentutgång |
|
CP |
Klockingång |
|
CD |
CLEAR-Direct-ingång |
|
D |
Dataingång |
|
SD |
PRESET-direktingång |
|
V SS |
Jord |
|
V DD |
Matningsspänning |
Komponenter som krävs:
- IC HEF4013BP (Dual D flip-flop) - 1No.
- LM7805 - 1Nr.
- Taktil brytare - 4No.
- 9V batteri - 1No.
- LED (grön - 1; röd - 1)
- Motstånd (1kὨ - 4; 220kὨ -2)
- Bakbord
- Anslutande ledningar
D Flip-Flop Circuit Diagram och förklaring:
Här har vi använt IC HEF4013BP för att demonstrera D Flip Flop Circuit, som har två D-flip flops inuti. IC HEF4013BP-strömkällan V DD sträcker sig från 0 till 18V och data finns i databladet. Nedan visar snapshot den. Eftersom vi har använt LED vid utgång har källan varit begränsad till 5V.
Vi har använt en LM7805-regulator för att begränsa LED-spänningen.
Praktisk demonstration av D Flip-Flop:
Knapparna D (Data), PR (Preset), CL (Clear) är ingångarna för D flip-flop. De två lysdioderna Q och Q 'representerar flip-flops utgångstillstånd. 9V-batteriet fungerar som ingång till spänningsregulatorn LM7805. Därför används den reglerade 5V-utgången som Vcc- och stiftförsörjning till IC. För olika ingångar vid D kan motsvarande utgång sålunda ses genom LED Q och Q '.
De stiften CLK, CL, D och PR normalt dras ner i initialtillstånd som visas nedan. Därför kommer standardinmatningstillståndet att vara LÅG över alla stift. Således är det initiala tillståndet enligt sanningstabellen som visas ovan. Q = 1, Q '= 0.
Nedan har vi beskrivit de olika tillstånden av D-typ Flip-Flop med D-flip-krets gjord på brädbräda.
Tillstånd 1:
Klocka - LÅG; D - 0; PR - 0; CL - 1; Q - 0; Q '- 1
För ingångarna för tillstånd 1 lyser RÖD ledd som indikerar att Q 'är HÖG och GRÖN led visar att Q är LÅG. Som diskuterats ovan när CLEAR är inställt på HIGH, återställs Q till 0 och kan ses ovan.
Tillstånd 2:
Klocka - LÅG; D - 0; PR - 1; CL - 0; Q - 1; Q '- 0
För State 2-ingångarna lyser den GRÖNA lysdioden och indikerar att Q är HÖG och RÖD led visar att Q 'är LÅG. Som diskuterats ovan när PRESET är inställt på HIGH, är Q inställt på 1 och kan ses ovan.
Tillstånd 3: Klocka - LÅG; D - 0; PR - 1; CL - 1; Q - 1; Q '- 1
För statens 3 ingångar lyser de RÖDA och GRÖNA lamporna som indikerar att Q och Q 'är initialt HÖGA. När PR och CL dras ner när knapparna släpps går tillståndet att rensas.
Tillstånd 4: Klocka - HÖG; D - 0; PR - 0; CL - 0; Q - 0; Q '- 1
För ingångarna för tillstånd 4 lyser den RÖDA lysdioden som indikerar att Q 'är HÖG och GRÖN led visar att Q är LÅG. Detta tillstånd är stabilt och förblir där tills nästa klocka och ingång. Eftersom CLOCK är LÅG till HÖG kant utlöst, bör D-ingångsknappen tryckas innan du trycker på CLOCK-knappen.
Tillstånd 5: Klocka - HÖG; D - 1; PR - 0; CL - 0; Q - 1; Q '- 0
För statens 5 ingångar lyser den GRÖNA LED-lampan som indikerar att Q är HÖG och RÖD lysdiod visar att Q 'är LÅG. Detta tillstånd är också stabilt och förblir där tills nästa klocka och ingång. Eftersom CLOCK är LÅG till HÖG kant utlöst, bör D-ingångsknappen tryckas innan du trycker på CLOCK-knappen.
