- JK Flip-flop:
- Komponenter som krävs:
- JK Flip-flop Kretsschema och förklaring:
- Praktisk demonstration och arbete med JK Flip-Flop:
Termen digital inom elektronik representerar datagenerering, bearbetning eller lagring i form av två tillstånd. De två tillstånden kan representeras som HÖG eller LÅG, positiv eller icke-positiv, inställning eller återställning som i slutändan är binär. Det höga är 1 och lågt är 0 och därmed uttrycks den digitala tekniken som serier av 0 och 1. Ett exempel är 011010 där varje term representerar ett individuellt tillstånd. Således görs denna spärrprocess i hårdvara med användning av vissa komponenter som spärr eller flip-flop, multiplexer, demultiplexer, kodare, avkodare och etc som gemensamt kallas sekventiella logiska kretsar.
Så vi ska diskutera om Flip-flops, även kallade spärrar. Spärrarna kan också förstås som bistabil multivibrator som två stabila tillstånd. Generellt kan dessa spärrkretsar vara antingen aktiva-höga eller aktiva-låga och de kan utlösas av HÖG- eller LÅG-signaler.
De vanligaste typerna av flip-flops är,
- RS Flip-flop (RESET-SET)
- D Flip-flop (Data)
- JK Flip-flop (Jack-Kilby)
- T Flip-flop (växla)
Av ovanstående typer är endast JK- och D-flip-flops tillgängliga i den integrerade IC-formen och används också i stor utsträckning i de flesta applikationer. Här i den här artikeln kommer vi att diskutera om JK Flip Flop.
JK Flip-flop:
Namnet JK flip-flop benämns från uppfinnaren Jack Kilby från texas instrument. På grund av dess mångsidighet finns de som IC-paket. De viktigaste tillämpningarna av JK-flip-flop är Shift-register, lagringsregister, räknare och styrkretsar. Trots den enkla kopplingen av D-typ flip-flop har JK flip-flop en växlande natur. Detta har varit en extra fördel. Därför används de mest i räknare och PWM-generation etc. Här använder vi NAND-grindar för att visa JK-flip-flop
När klocksignalen är LÅG kommer ingången aldrig att påverka utgångstillståndet. Klockan måste vara hög för att ingångarna ska bli aktiva. Således är JK flip-flop en kontrollerad Bi-stabil spärr där klocksignalen är styrsignalen. Sålunda har utgången två stabila tillstånd baserat på ingångarna som har diskuterats nedan.
Sanningstabellen för JK Flip Flop:
|
Klocka |
INMATNING |
PRODUKTION |
|||
|
ÅTERSTÄLLA |
J |
K |
F |
Q ' |
|
|
X |
LÅG |
X |
X |
0 |
1 |
|
HÖG |
HÖG |
0 |
0 |
Ingen förändring |
|
|
HÖG |
HÖG |
0 |
1 |
0 |
1 |
|
HÖG |
HÖG |
1 |
0 |
1 |
0 |
|
HÖG |
HÖG |
1 |
1 |
Växla |
|
|
LÅG |
HÖG |
X |
X |
Ingen förändring |
|
|
HÖG |
HÖG |
X |
X |
Ingen förändring |
|
|
HÖG |
HÖG |
X |
X |
Ingen förändring |
J (Jack) och K (Kilby) är ingångstillstånden för JK flip-flop. Q och Q 'representerar flip-flopens utgångstillstånd. Enligt tabellen, baserat på ingångarna, ändras utgången dess tillstånd. Men det viktiga att tänka på är att alla dessa endast kan inträffa i närvaro av klocksignalen. Detta fungerar som SR-flip-flop för de gratis ingångarna och fördelen är att den här har växlingsfunktion.
Representation av JK Flip-Flop med hjälp av Logic Gates:
Således kan man jämföra de tre ingångar och två ingångar NAND-grindens sanningstabell och tillämpa ingångarna som anges i JK flip-flop-sanningstabellen. Analysera ovanstående sammansättning som en tvåstegsstruktur med beaktande av tidigare tillstånd (Q ') som 0
När J = 1 är K = 0 och CLOCK = HÖG
Utgång: Q = 1, Q '= 0. Arbetet är korrekt.
ÅTERSTÄLLA:
RESET-stiftet måste vara aktivt HÖG. Alla stift blir inaktiva vid LÅG vid RESET-stift. Därför dras denna stift alltid upp och kan bara dras ner när det behövs.
IC-paket:
|
F |
Sann produktion |
|
Q ' |
Komplimentutgång |
|
KLOCKA |
Klockingång |
|
J |
Datainmatning 1 |
|
K |
Datainmatning 2 |
|
ÅTERSTÄLLA |
Direkt RESET (lågaktiverad) |
|
GND |
Jord |
|
V CC |
Matningsspänning |
IC som används är MC74HC73A (Dual JK-typ flip-flop med RESET). Det är ett 14-stiftspaket som innehåller 2 individuella JK-flip-flop inuti. Ovan är stiftdiagrammet och motsvarande beskrivning av stiften.
Komponenter som krävs:
- IC MC74HC73A (Dual JK flip-flop) - 1Nr.
- LM7805 - 1Nr.
- Taktil brytare - 4No.
- 9V batteri - 1No.
- LED (grön - 1; röd - 1)
- Motstånd (1kὨ - 4; 220kὨ -2)
- Bakbord
- Anslutande ledningar
JK Flip-flop Kretsschema och förklaring:
IC-strömkällan V DD sträcker sig från 0 till + 7V och data finns i databladet. Nedan visar snapshot den. Vi har också använt LED vid utgång, källan har begränsats till 5V för att styra matningsspänningen och DC-utspänningen.
Vi har använt en LM7805-regulator för att begränsa LED-spänningen.
Praktisk demonstration och arbete med JK Flip-Flop:
Knapparna J (Data1), K (Data2), R (Reset), CLK (Clock) är ingångarna för JK flip-flop. De två lysdioderna Q och Q 'representerar flip-flops utgångstillstånd. 9V-batteriet fungerar som ingång till spänningsregulatorn LM7805. Därför används den reglerade 5V-utgången som Vcc- och stiftförsörjning till IC. För olika ingångar vid D kan motsvarande utgång sålunda ses genom LED Q och Q '.
De stift J, K, CLK normalt dras ned och stift R dras upp. Följaktligen kommer standardinmatningstillståndet att vara LÅG över alla stift utom R, vilket är tillståndet för normal drift. Således är det initiala tillståndet enligt sanningstabellen som visas ovan. Q = 1, Q '= 0. De använda lysdioderna är strömbegränsade med 220 Ohm-motstånd.
Anmärkning: Eftersom CLOCK är HÖG till LÅG kant utlöses, bör båda inmatningsknapparna hållas intryckta tills CLOCK-knappen släpps.
Nedan har vi beskrivit de olika tillstånden i JK Flip-Flop med hjälp av en brödbrädskrets med IC MC74HC73A. En demonstrationsvideo ges också nedan:
Tillstånd 1:
Klocka– HÖG; J - 0; K - 1; R - 1; Q - 0; Q '- 1
För ingångarna för tillstånd 1 lyser RÖD ledd som indikerar att Q 'är HÖG och GRÖN led visar att Q är LÅG. Arbetet kan verifieras med sanningstabellen.
Obs: R är redan uppdraget så du behöver inte trycka på knappen för att göra det 1.
Tillstånd 2: Klocka - HÖG; J - 1; K - 0; R - 1; Q - 1; Q '- 0
För State 2-ingångarna lyser den GRÖNA lysdioden och indikerar att Q är HÖG och RÖD led visar att Q 'är LÅG. Detsamma kan verifieras med sanningstabellen.
Tillstånd 3: Klocka - HÖG; J - 1; K - 1; R - 1; Q / Q '- Växla mellan två tillstånd
För ingångarna 3 lyser de RÖDA och GRÖNA lamporna alternativt för varje klockpuls (HÖG till LÅG kant) som indikerar växlingsåtgärden. Utgången växlar från det tidigare tillståndet till ett annat tillstånd och denna process fortsätter för varje klockpuls.
För första klockpuls med J = K = 1
För andra klockpuls med J = K = 1
Tillstånd 4: Klocka - LÅG; J - 0; K - 0; R - 0; Q - 0; Q '- 1
Obs! R är redan uppdraget så vi måste trycka på knappen för att göra det 0.
State 4-utgången visar att ingångsändringarna inte påverkar under detta tillstånd. Utgången RÖD ledd lyser som indikerar att Q 'är HÖG och GRÖN led visar att Q är LÅG. Detta tillstånd är stabilt och förblir där tills nästa klocka och ingång tillämpas med RESET som HÖG puls.
Tillstånd 5: De återstående tillstånden är inga ändringslägen under vilka utdata kommer att likna tidigare utgångstillstånd. Ändringarna påverkar inte utdata, du kan verifiera med sanningstabellen ovan.
Hela arbetet och alla stater visas också i videon nedan.